时序逻辑电路课件PPT

第6章时序逻辑电路 6 1概述6 2时序逻辑电路的分析6 3寄存器和移位寄存器6 4计数器 6 1概述时序逻辑电路简称时序电路是数字系统中非常重要的一类逻辑电路常见的时序逻辑电路有计数器寄存器和序列信号发生器等所谓时序逻辑电路是指电路此刻的输出不仅与电路此刻的输入组合有关还与电路前一时刻的输出状态有关它是由门电路和记忆元件或反馈元件共同构成的 6 1 1时序逻辑电路的特点时序电路的特点是在任何时刻电路产生的稳定输出信号不仅与该时刻电路的输入信号有关而且还与电路过去的状态有关由于它与过去的状态有关所以电路中必须具有记忆功能的器件记住电路过去的状态并与输入信号共同决定电路的现时输出而前面介绍的组合逻辑电路在任何时刻的输出只取决于该时刻电路的输入与过去的历史情况无关因而组合逻辑电路是只用门电路构成的数字电路组合逻辑电路和时序电路的对比如表6 1所示下一页返回 6 1概述实现时序电路记忆功能的器件最常见的是各种触发器按触发脉冲输入方式的不同时序电路可分为两大类同步时序电路和异步时序电路 6 1 2时序电路逻辑功能的描述方法1 时序电路框图及相关方程时序电路结构框图如图6 1所示它由两部分组成一部分是由门电路构成的组合电路另一部分是由触发器构成的具有记忆功能的反馈支路或存储电路图中 X0 Xi代表时序电路输入信号 Z0 Zk代表时序电路输出信号 Y0 Ym代表存储电路现时输入信号 Q0 Qn代表存储电路现时输出信号 X0 Xi和Q0 Qn共同决定时序电路输出信号Z0 Zk 这些信号之间的关系可以用三个向量函数来表示上一页下一页返回 6 1 6 2 6 3 6 1概述其中 tn tn 1表示两个相邻的离散时间式 6 1称为输出方程式 6 2 称为驱动方程式 6 3 称为状态方程存储电路的输出Q称状态向量其中Q tn 表示存储电路各触发器输出的现时状态简称现态或初态 Q tn 1 表示存储电路下一个工作周期来过一个时钟脉冲之后各触发器的输出状态简称次态由输出方程可知电路的现时输出Z tn 决定于存储电路的现时状态Q tn 及现时输入X tn 而现时状态Q tn 与过去的输入状况有关符合这个输出方程条件的时序电路称为米莱型 Mealy型电路有许多时序电路结构简单其输出只与存储电路现时状态Q tn 有关与现时输入X tn 无关因此输出方程为这种时序电路称为穆尔型 Moore型电路上一页下一页返回 6 1概述 2 状态转换表状态转换图和时序图时序电路的逻辑功能除了用状态方程输出方程和驱动方程等方程式表示之外还可以用状态表状态图时序图等形式来表示时序电路在每一时刻的状态都与前一个时钟脉冲作用时电路的原状态有关如果能把在一系列时钟信号操作下电路状态转换的全过程都找出来那么电路的逻辑功能和工作情况便一目了然了状态转换表状态图时序图都是描述时序电路状态转换全过程的方法它们之间可以相互转换 1 状态转换表将任何一组输入变量及电路初态现态的取值代人状态方程和输出方程便可算出电路的次态和输出值所得到的次态又成为新的初态和这时的输入变量取值一起再代人状态方程和输出方程进行计算又可得到一组新的次态和输出值如此继续下去把这些计算结果列成真值表的形式就得到了状态转换表上一页下一页返回 6 1概述 2 状态转换图将状态转换表的形式表示为状态转换图对于Mealy型电路的状态转换图是以小圆圈表示电路的各个状态圆圈中填人存储单元的状态值圆圈之间用箭头表示状态转换的方向在箭头旁注明输入变量取值和输出变量的计算值输入和输出用斜线分开斜线上方写输入值斜线下方写输出值参见图6 2 a 对于Moore型电路的状态转换图是以小圆圈表示电路的各个状态和输出圆圈中填人存储单元的状态值和输出值状态值和输出值之间用斜线分开圆圈之间用箭头表示状态转换的方向在箭头旁注明输入变量取值参见图6 2 b 3 时序图为了便于通过实验方法检查时序电路的功能把在时钟序列脉冲作用下存储电路的状态和输出状态随时间变化的波形画出来称为时序图上一页返回 6 2时序逻辑电路的分析根据时序逻辑电路图分析出时序电路逻辑功能称为时序逻辑电路的分析时序逻辑的分析与组合逻辑的分析有很大区别组合逻辑的分析过程是根据已知电路逐级写出各级输出的逻辑函数表达式最后用代入法便可得到最终输出变量的逻辑函数表达式时序电路逻辑分析过程比较复杂需根据已知电路采用求解相关方程求真值表画状态图和时序图等方法才能找出电路中触发器输出端的状态变化规律及输出变量的变化规律下一页返回 6 2时序逻辑电路的分析 6 2 1时序逻辑电路的分析方法分析时序电路的目的是确定已知电路的逻辑功能和工作特点其具体步骤如下 1 写相关方程式时钟方程驱动方程输出方程根据给定的逻辑电路图写出电路中各个触发器的时钟方程驱动方程和输出方程时钟方程时序电路中各个触发器CP脉冲的逻辑表达式驱动方程时序电路中各个触发器输入信号的逻辑表达式输出方程时序电路的输出Z f X Q 若无输出时此方程可省略 2 求各个触发器的状态方程将时钟方程和驱动方程代入相应触发器的特征方程式中求出触发器的状态方程上一页下一页返回 6 2时序逻辑电路的分析 3 求出对应状态值列状态表将电路输入信号和触发器现态的所有取值组合代入相应的状态方程求得相应触发器的次态和输出以表格形式列出 2 画状态图状态图为反映时序电路状态转换规律及相应输入输出信号取值情况的几何图形 3 画时序图时序图为反映输入输出信号及各触发器状态的取值在时间上对应关系的波形图画时序图时应在CP触发沿到来时更新状态 4 归纳上述分析结果确定时序电路的功能根据状态表状态图和时序图进行分析归纳确定电路的逻辑功能和工作特点上述对时序电路的分析步骤不是一成不变的可根据电路的繁简情况和分析者的熟悉程度进行取舍上一页下一页返回 6 2时序逻辑电路的分析 6 2 2同步时序逻辑电路的分析例6 1分析如图6 4所示的时序电路的逻辑功能电路中的各触发器为TTL负边沿JK触发器解在该电路图中时钟脉冲CP接到了每个JK触发器的时钟输入端所有JK触发器在同一时钟CP的作用下同时变化因此该电路是一个同步时序电路根据时序电路的分析步骤先求取相关方程式 1 写相关方程式时钟方程CP1 CP2 CP3 CP 上一页下一页返回 6 2时序逻辑电路的分析驱动方程 K1 1K3 1 输出方程若将该电路的第三个JK触发器的输出端Q3规定为C 则它的输出方程为显然输出变量C仅取决于存储电路的现态因此该电路为Moore型时序电路上一页下一页返回 6 2时序逻辑电路的分析 2 求各个触发器的状态方程 JK触发器特性方程为将对应驱动方程分别代入特性方程进行化简变换可得状态方程上一页下一页返回 6 2时序逻辑电路的分析 3 求出对应状态值列状态表列出电路输入信号和触发器现态的所有取值组合代入相应的状态方程求得相应的触发器次态及输出因在该电路中没有出现单独的输入变量X 输出变量C也等于第三个JK触发器的输出端Q3 因此主要变化情况是三个JK触发器在时钟脉冲CP作用下发生一些状态变化的过程在列真值表的过程中假定电路中三个JK触发器的输出端Q3Q2Q1的初态为000 根据特性方程求出第一个脉冲过后的次态再将该次态作为初态求出第二个脉冲过后的次态这样以此类推当求出的次态是曾出现的初态时再选一个未曾出现的组合作为初态然后重复以上步骤直到三个JK触发器的输出端Q3Q2Q1所有的8种组合初态均已求出次态将所有的初态到次态的转换列表得到表6 3所示的状态真值表上一页下一页返回 6 2时序逻辑电路的分析画状态图如图6 5所示从状态图可以发现 5个状态000 100构成了一个闭环随着CP脉冲的输入将在这5个状态之间不停地转换并且是递增的过程当递增到100时输出C 1 在一个CP脉冲过后回到状态000 输出C也变为0 随着CP脉冲的输入进行下一轮递增初步可以判定该电路是一个五进制的加法计数器 C为进位输出另外三个状态101 110 111在一个CP脉冲过后转入到010 000两个状态之一在以后CP脉冲作用下又继续5个状态000 100的递增变化过程所以无论最初的状态是000 111之间的哪一个状态随着CP脉冲输入必将进入000 100构成递增循环过程中因此我们可以称该电路是具有自启动功能的五进制加法计数器三个状态101 110 111称为无效状态所谓自启动是指假定电路由于某种原因处在无效状态时在CP时钟信号的作用下仍自行进入有效状态开始有效循环画时序图如图6 6所示上一页下一页返回 6 2时序逻辑电路的分析 6 2 3异步时序逻辑电路的分析异步时序电路的分析方法与同步时序电路的分析方法大体上相同不同的是在异步时序电路中每次状态转换时并不是所有的触发器都有时钟信号而状态方程所表示的逻辑关系只有CP信号到达时才能成立因而必须把时钟信号也作为一个变量写入特征方程中去因此异步时序电路的分析方法要比同步时序电路的分析方法略为复杂一些下面通过一个例子来说明具体的分析方法和步骤上一页下一页返回 6 2时序逻辑电路的分析例6 3已知异步时序逻辑电路的逻辑图如图6 12所示试分析它的逻辑功能画出状态转换图说明逻辑功能的特点检查电路能否自启动解由图6 12逻辑图可知 CP1 CP3 CP CP2 Q1因此该时序电路是异步的它以Q3 Q2 Q1作为输出因此它是Moore型电路具体分析如下 1 写出各触发器驱动方程上一页下一页返回 6 2时序逻辑电路的分析 2 将驱动方程代入特性方程得状态方程并标出它们各自的时钟方程注意各触发器均为下降沿触发方式因此状态方程只有在它的时钟输入脉冲下降沿到来时才成立若是它的时钟脉冲下降沿未到来各触发器只能维持原状态不变 3 根据状态方程和时钟方程列出状态转换表如表6 5所示上一页下一页返回 6 2时序逻辑电路的分析列状态真值表时现态从000开始包含所有组合时钟信号CP3 CP1由外部脉冲信号CP提供在每次现态到次态的转换时均会有下降沿出现 CP2则由F1的输出端Q1产生只有在F1的输出端Q1由1向0变化时才会出现下降沿因此Q3 Q1的现态向次态的转变只需根据它们的状态方程计算便可得出而Q2的现态向次态的转变需在F2触发器的时钟方程出现下降时再由状态方程求出否则Q2不变即次态等于现态 4 由状态转换表画出状态转换图5 由状态转换表和状态转换图画出波形图即时序图上一页下一页返回 6 2时序逻辑电路的分析画时序图时各触发器只有在它的时钟输入端有下降沿输入信号时才可能改变状态但由于是异步时序电路各触发器不象同步时序电路那样在同一个时钟脉冲作用下同时翻转而是在各自的时钟脉冲作用下先后翻转例如在第二个时钟脉冲下降沿时 F1触发器先作由1 0的翻转 Q1的负跳变又触发F2触发器作由0到1的翻转若考虑触发器的翻转延迟每个触发器的翻转都应在时钟脉冲下降沿之后的 t时间之后完成波形图应作虚线所示的修正这才反映出异步时序电路的工作特点综合以上分析特别是由状态转换图可以看到每来五个脉冲 Q3Q2Q1便可在000 100之间循环改变一周因此该电路是异步五进制加法计数器如果Q3Q2Q1的现态是111在一个脉冲过后便转为000 如果Q3Q2Q1的现态是101或110在一个脉冲过后便转为010 因此该电路具有自启动功能上一页返回 6 3寄存器和移位寄存器寄存器及移位寄存器均是数字系统中常见的重要部件寄存器能够存放数码移位寄存器除具有寄存数码的功能外还可将数码移位 6