4-4,MOS场效应晶体管ppt课件

MOS场效应晶体管 MOSFieldEffectTransistor Metal Oxide SemiconductorFieldEffectTransistor 4 1MOS管的结构 工作原理和输出特性4 1 1MOS场效应晶体管的结构4 1 2基本工作原理和输出特性4 1 3MOS场效应晶体管的分类4 2MOS场效应晶体管的阈值电压4 2 1MOS管阈值电压的定义4 2 2MOS管阈值电压的表示式4 2 3非理想条件下的阈值电压4 2 4影响阈值电压的其他因素4 2 5阈值电压的调整技术4 3MOS管的直流电流 电压特性4 3 1MOS管线性区的电流 电压特性4 3 2MOS管饱和区的电流 电压特性4 3 3亚阈值区的电流 电压特性4 3 4MOS管击穿区特性及击穿电压4 4MOS电容及MOS管瞬态电路模型4 4 1理想MOS结构的电容 电压特性4 4 2MOS管瞬态电路模型 SPICE模型 4 5MOS管的交流小信号参数和频率特性4 5 1MOS场效应管的交流小信号参数4 5 2MOS场效应晶体管的频率特性4 6MOS场效应晶体管的开关特性4 6 1MOS场效应晶体管瞬态开关过程4 6 2开关时间的计算4 7MOS场效应晶体管的二级效应4 7 1非常数表面迁移率效应4 7 2体电荷效应对电流 电压特性的影响4 7 3MOS场效应晶体管的短沟道效应4 7 4MOS场效应晶体管的窄沟道效应4 8MOS场效应晶体管温度特性4 8 1热电子效应4 8 2迁移率随温度的变化4 8 3阈值电压与温度关系4 8 4MOS管几个主要参数的温度关系 场效应管 利用输入回路的电场效应来控制输出回路电流的三极管 一种载流子参与导电 又称单极型 Unipolar 晶体管 原理 利用改变垂直于导电沟道的电场强度来控制沟道的导电能力而实现放大作用 第四章MOS场效应晶体管 双极晶体管 参加工作的不仅有少数载流子 也有多数载流子 故统称为双极晶体管 特点 单极型器件 靠多数载流子导电 输入电阻高 可达1010 有资料介绍可达1014 以上 抗辐射能力强 制作工艺简单 易集成 热稳定性好 功耗小 体积小 成本低 OUTLINE 4 1MOS场效应晶体管结构 工作原理和输出特性 MOS管结构 两边扩散两个高浓度的N区 形成两个PN结 以P型半导体作衬底 通常 MOS管以金属Al Metal SiO2 Oxide Si Semicond uctor 作为代表结构 基质 硅 锗 砷化镓和磷化铟等 栅材 二氧化硅 氮化硅 和三氧化二铝等 制备工艺 MOSFET基本上是一种左右对称的拓扑结构 它是在P型半导体上生成一层SiO2薄膜绝缘层 然后用光刻工艺扩散两个高掺杂的N型区 从N型区引出电极 结构 环形结构 条状结构和梳状结构 MOS管工作原理 栅压从零增加 表面将由耗尽逐步进入反型状态 产生电子积累 当栅压增加到使表面积累的电子浓度等于或超过衬底内部的空穴平衡浓度时 表面达到强反型 此时所对应的栅压称为阈值电压UT 正常工作时的偏置 强反型时 表面附近出现的与体内极性相反的电子导电层称为反型层 沟道 以电子导电的反型层称做N沟道 感应表面电荷 一种典型的电压控制型器件 电流通路 从漏极经过沟道到源极 VCCS UGS 0 UDS 0 漏端PN结反偏 反偏电流很小 器件截止 UGS 0 UDS 0 表面形成沟道 漏区与源区连通 电流明显 器件导通 zeroappliedbias 源极和漏极之间始终有一个PN结反偏 IDS 0 分析 漏 源输出特性 下面分区讨论各区的特点 曲线与虚线的交点为 夹断点 1 截止区特性 UGS UT开启电压 外加栅电压UGS在表面产生感应负电荷 随着栅极电压的增加 表面将逐渐形成耗尽层 但耗尽层电阻很大 流过漏 源端的电流很小 也只是PN结反向饱和电流 这种工作状态称为截止状态 OperationModes 2 线性区特性 UGS UT 曲线OA段 当UGS UT后 表面形成强反型导电沟道 若加上偏置电压UDS 载流子就通过反型层导电沟道 从源端向漏端漂移 由漏极收集形成漏 源电流IDS UGS增大 反型层厚度亦增厚 因而漏 源电流线性增加 表面形成反型层时 反型层与衬底间同样形成PN结 这种结是由表面电场引起的 场感应结 UDS不太大时 导电沟道在两个N区间是均匀的 3 沟道夹断 曲线A点 表面强反型形成导电沟道时 沟道呈现电阻特性 漏 源电流通过沟道电阻时 将在其上产生电压降 栅绝缘层上的有效电压降从源到漏端逐渐减小 UDS很大时 降落在栅下各处绝缘层上的电压不相等 反型层厚度不相等 因而导电沟道中各处的电子浓度不相同 UDS较大时 靠近D区的导电沟道变窄 当电压继续增加到漏端栅绝缘层上的有效电压降低于表面强反型所需的阈值电压UT时 漏端表面的反型层厚度减小到零 即漏端处沟道消失 只剩下耗尽区 这就是 沟道夹断 使漏端沟道夹断所需加的漏 源电压UDS称为饱和漏 源电压 UDsat 对应的电流I称为饱和漏 源电流 IDsat 沟道夹断条件 UDS UGS UT UDS UT UGS 4 饱和区特性 曲线AB段 继续增加UDS比UDsat大得多时 UDS UDsat 将降落在漏端附近的夹断区上 夹断区将随UDS的增大而展宽 夹断点将随UDS的增大而逐渐向源端移动 导电沟道的有效厚度基本不再改变 栅下面表面被分成反型导电沟道区和夹断区两部分 沟道中的载流子不断地由源端向漏端漂移 当到达夹断点时 立即被夹断区的强电场扫入漏区 形成漏极电流 漏源电流基本上不随UDS的增大而上升 5 击穿特性 曲线BC段 当UDS达到或超过漏端PN结反向击穿电压时 漏端PN结发生反向击穿 转移特性 输入电压 输出电流 当UGS UT时 随着UGS的增加 沟道中导电载流子数量增多 沟道电阻减小 在一定的UDS的作用下 漏极电流上升 UGS UT后 进入亚阈值区工作 漏极电流很小 MOS晶体管的转移特性 漏源极电流IDS随栅源电压UGS变化的曲线 反映控制作用的强弱 平方律关系 管子工作于放大区时函数表达式 UTN 开启电压 截止 夹断区 4 1 3MOSFET的分类 根据导电沟道的起因和沟道载流子的类别可分成4种 1 N沟道和P沟道MOS场效应晶体管 加上漏 源偏压后 输运电流的电子从源端流向漏端 N沟道MOS场效应晶体管 P沟道MOS场效应晶体管 增强型和耗尽型 按零栅压时 UGS 0 是否存在导电沟道来划分 UGS 0时 不存在导电沟道 漏源间被背靠背的PN结二极管隔离 即使加上漏源电压 也不存在电流 器件处于 正常截止状态 增强型器件 当衬底杂质浓度低 而SiO2层中的表面态电荷密度又较大 在零栅压时 表面就会形成反型导电沟道 器件处于导通状态 要使沟道消失 必须施加一定的反向栅压 称为阈值电压 夹断电压 二者的差别 在于耗尽型管的二氧化硅绝缘层中掺有大量的碱金属正离子 如Na 或K 会感应出大量的电子 耗尽型器件 电路中的电学符号 教材有误 4 2决定阈值电压的因素 4 2 1阈值电压的定义 阈值电压 在漏 源之间半导体表面处感应出导电沟道所需加在栅电极上的电压UGS 表示MOS管是否导通的临界栅 源电压 工作在饱和区时 将栅压与沟道电流关系曲线外推到零时所对应的栅电压 使半导体表面势US 2 为衬底半导体材料的费米势 US的大小相当于为使表面强反型所需加的栅电压 外推 UDS 0 4 2 2阈值电压的相关因素 阈值电压 表面出现强反型时所加的栅 源电压 强反型 表面积累的少子浓度等于甚至超过衬底多子浓度的状态 P型衬底 N沟强反型时能带图 金属栅板上的面电荷密度 表面态电荷密度 导电电子电荷面密度 表面耗尽层空间电荷面密度 衬底掺杂浓度NB EF 电荷分布 ChargeDistribution StrongInversion bandbending surfacepotential Inversionregion Depletionregion Neutralsregion Banddiagram p typesubstrate IdealMOSCurves Oxide Semiconductorsurface P typesilicon 表面强反型时 表面耗尽层 surfacedepletion layer 宽度达到最大 电荷密度也达到最大值 电中性条件要求 反型层 inversionlayer 电子只存在于极表面的一层 简化为 理想条件下的阈值电压 忽略氧化层中的表面态电荷密度 理想情况下 表面势完全产生于外加栅极电压 外加栅压 栅氧化层上的电压降 向衬底方向的厚度 栅氧化层的单位面积电容 达到强反型的条件US 2 F 可得理想阈值电压为 实际阈值电压 栅压为零时 表面能带已经发生弯曲 平带电压 表面态电荷影响的栅源电压 栅电压为 Flatbandcondition 阈值电压为 N沟的平衡状态时的阈值电压 衬底掺杂浓度越高 阈值电压也越高 金属 半导体功函数差越大 阈值电压越高 N沟 P型衬底中Ei EF 因而 F为正 漏 源电压UDS 0时 表面反型层中的费米能级和体内费米能级处在同一水平 NMOS管 4 2 3非理想条件下的阈值电压 在MOS结构中 当半导体表面形成反型层时 反型层与衬底半导体间同样形成PN结 这种结是由半导体表面的电场引起的 称为感应结 当漏 源电压UDS 0时 感应PN结处于平衡状态 表面反型层和体内费米能级处于同一水平 UBS 0 UDS 0时非平衡状态下的阈值电压 反型沟道 U y UBS 0 UDS 0时沟道压降直接加到反型层与衬底所构成的场感应结上 使场感应结处于非平衡状态 沟道反型层中少子的费米能级EFn与体内费米能级EFP将不再处于同一水平 Non equilibriumCondition 结两边的费米能级之差 EFP EFn qU y 表面势则增大 US 2 F U y 表面耗尽层宽度也随着外加电压的增大而展宽 耗尽层的最大电荷密度 非平衡状态下的阈值电压 NMOS管 UBS 0 UBS 0时的阈值电压 假定外加UGS已使表面反型 加在衬 源之间的UBS使场感应结承受反偏 系统进入非平衡状态 引起以下两种变化 场感应结过渡区两种载流子的准费米能级不重合 表面耗尽层的厚度及电荷面密度随UBS的改变而变化 对照其他PN结反偏电压 假定 衬底多子的准费米能级不随体内到表面的距离变化 保持为常数 场感应结过渡区少子准费米能级与衬底多子准费米能级隔开一段距离 在P型衬底中是 N沟道 P沟道 此时 阈值电压的增量 NMOS管的增量 N沟道MOS有 PMOS管的增量 由此可以看出 UT 正比于tOX及 NB为衬底掺杂浓度 NMOS场效应晶体管的QBm0 PMOS场效应晶体管的QBm 0 UTn 0 所以增加偏衬电压使器件向增强型变化 时 正比于 为了描述阈值电压随衬偏电压的变化 人们定义了衬偏调制系数 已知 一般需要UT随UBS的变化愈小愈好 为了满足这一要求 需要选择低掺杂衬底和减薄二氧化硅层的厚度 衬底偏置电压UBS对UT的影响 阈值电压随着衬底偏置电压的增大而向正值方向漂移 衬底杂质浓度愈高 阈值电压的漂移愈大 例如 衬底杂质浓度N 1014cm 3 阈值电压的漂移量也不到1V 但当衬底杂质浓度增大到N 1017cm 3时 即使衬底偏置电压只有5V 阈值电压的漂移量却达到7V之多 4 2 4影响阈值电压的其他因素 1 栅SiO2厚度对阈值电压的影响 栅氧化层电容COX愈大 阈值电压的绝对值愈小 增大栅电容的关键是制作薄且致密的优质栅氧化层 厚度大都为100 150nm 选用介电系数更大的材料作栅绝缘层 如Si3N4的介电系数是6 2 必须先将硅层上生长 50 60nm 的SiO2层作为过渡层 然后再生长Si3N4层 2 功函数差的影响 电子亲和能 功函数差随衬底杂质浓度的变化而改变 但变化的范围不大 如衬底的杂质浓度由1015cm 3变化到1017cm 3时 其变化值只略大于0 1V 功函数差越大